天极网4月29日消息 台积电日前在公司技术研讨会中向超过400家集成电路设计公司介绍其最先进Nexsys 65纳米制程技术及服务，首批客户芯片也将于今年12月产出，这也就意味着绘图芯片双雄－NVIDIA与ATI的下一代产品都有可能跳过过渡性的80纳米制程，直接采用65纳米制程。
台积电的65纳米制程技术系一个整合性的系统单芯片 (SoC)平台，为客户提供涵盖多样应用层面，密度更高、体积更小的芯片制造服务，同时又具备了更高性能、更低耗电以及更低成本等竞争优势。与台积电领先的90纳米制程相较，客户使用65纳米制程技术进行设计时，所能放入一个芯片中的逻辑闸(logic gates)数目将提高至两倍之多。估计在一片12吋晶圆片上可以放入超过7,500亿颗的晶体管，能够为客户提供更有竞争力的成本优势。
与台积电90纳米制程技术相较，台积电65纳米制程技术标准组件的密度增为两倍；六晶体管存取内存 (6TRAM)的组件面积减少一半，不到0.5平方微米；单晶体管存取内存 (1TRAM)的组件面积则缩小为65%。此外，晶体管闸极氧化层 (gate oxide)的厚度也大幅缩小，能进一步提高晶体管性能。
以台积电65纳米与90纳米泛用型制程技术相较，65纳米泛用型制程技术晶体管速度快上50%，领先晶圆代工领域。同时，待机电力(Standby Power)耗电量也减少20%。同时，台积电65纳米高速制程技术将预计将继续领先晶圆代工领域，提供客户芯片耗能管理及提高性能的最佳解决方案。
台积电于去年4月成功使用65纳米制程技术产出静态随机存取内存 (SRAM)，并且通过功能验证。随后，包含Altera公司等多家客户，便开始投片试产，现已成功产出多种逻辑与内存芯片并进行进一步的功能验证中。接下来会有更多的客户使用此65纳米制程进行设计，并于今年下半年起投片试产。
台积电将于其晶圆十二厂及晶圆十四厂两座12吋晶圆厂以65纳米制程技术为客户生产芯片。今年12月将先针对客户需求，提供低耗电量 (Low Power)的65纳米Nexsys制程量产服务。而高速 (High Performance)及泛用型 (General Purpose)的制程技术将于明年依序推出；绝缘层上覆硅 (silicon-on-insulator，SOI)以及超高速 (Ultra-High Performance) 制程技术则预计于2007年推出。所有不同产品应用的制程都将同时提供逻辑以及混合信号制程，也可以搭配嵌入式内存制程技术。（完）
·如需转载，请务必注明作者及文章出处
·更多更新硬件资讯、行业动态尽在『天极Myhard新闻频道』
|
|
