近年来，CPU的运算性能呈几何级提升，内存带宽成为系统越来越大的瓶颈。目前处于主流DDR技术已经发展到极至，受其架构的限制，DIMM体系内存的速度已经很难再有所提升，可以说目前内存子系统遇到更大的挑战。未来的计算运算应用将需容量更大、速度更快的内存系统予以支持，而目前的内存子系统显然还达不到这种要求。
也许有些朋友会这样问“为什么我们不能在现有的双通道内存系统的基础之上推出四通道或八通道系统来提升内存子系统性能呢？”虽说采用多路并行的内存架构设计可以极有效地提升内存带宽，但受目前SDRAM、DDR、DDR2内存自身架构的制约，要实现类似四路并行设计是有相当难度的。
因为目前的内存主要是采用传统的64位并行设计，即北桥芯片的内存控制器与内存模块之间均通过64位的并行总线来数据交换，但此类并行总线设计有一个最大的缺点：就是相邻线路很容易受到干扰。这是因为目前的DIMM采用一种“短线连接”(Stub-bus)的拓扑结构。
在这种结构中，每个芯片与内存控制器的数据总线都有一个短小的线路相连，这样会造成电阻抗的不连续性，从而影响信号的稳定与完整，频率越高或芯片颗粒越多，影响也就越大。这也是目前基于此类并行体系的内存如DDR频率低下的原因。
更多服务器新闻、报价、技术、选购指南就在Cseek服务器专区
