图4，HTT芯片的内部架构图

　　HTT中的两个处理器都有独立的IA-32架构，它们可以分别进入暂停、中断状态，或直接执行特殊线程。这里的IA-32架构指数据寄存器、段寄存器，控制寄存器、除错寄存器、大部分MSR，每个逻辑处理器都拥有APIC（Advanced rogrammable Interrupt Controller，高级可编程中断控制器）。不同于传统的Xeon DP（Dual Processor，双处理器），HTT无须分离成两个物理处理器，通过共享执行引擎、缓存和系统总线接口，在同一时间执行两个不同的应用程序，或同一个应用程序的两个线程。