您现在的位置是: 硬件 > 硬件文库 > 内存 > 行业综述 > 正文


-联想QDI,给你免费的大餐
-众望所归,2003聚焦“完美液晶时代”
-擦亮你的眼睛 如何选购纯平显示器
-400=800?AMD 400MHz前端总线挑战Intel
-只用1999元的19寸纯平!

了解“根本” 解读带宽与潜伏期
系统性能的“根本”——解读带宽与潜伏期的关系
2003-05-06· ·姑苏飘雪··天极硬件频道

上一页  1 2 3 4 5 6 7 8 9  下一页


六、在现代处理器中的数据流


  如果无止境地提升突发长度,那么将拥有更理想的带宽。但在实际系统中存在限制他们提升长度的因素。在这部分,我们将看到底有那些限制因素和它们在现代系统总线协议中是如何工作的。

  当一个总线控制器对总线发出请求时,它仅仅能“租借”总线一定数量的时间而当另一个控制器需要使用总线时这时“租借”行为将中止。经过了这个一定数量的时间之后,总线控制器还会去强制延长它们的“租约”来确保另外的控制器都有使用的机会。而对将数据转移到中央处理器的“契约期”被称为:“data tenure”(意译为:数据占用期)。这个“data tenure”是固定的,预先确定了一部分时间,并且对于Motorola总线来说,一个”data tenure”是一次传输单字节的时间,响应一次传输一个word或将全部的4个word转移到缓存上需要4次响应。在较老的60x总线上(G3总线),这完成每个“data tenure”,总线控制器不得不放弃一个时钟期对总线控制的控制权。这意味着60x总线在传输大量的流数据的时候效率不会太高,因为相邻的两个缓存区传输之间需要浪费一个总线时钟周期。

  MPC7455和P4的总线协议支持数据流。这个特点允许G4的最新MPX总线可以持续的传输流数据直到其它的总线控制权通过请求总线中断这个数据流。这样将能更加高效的利用总线带宽,并且允许G4更加接近总线的理论峰值带宽。

上一页  1 2 3 4 5 6 7 8 9  下一页

【责任编辑:小雷】
【发表评论】【关闭窗口】
■ 相关内容
 Bandwidth 带宽
 Athlon 64平台细节公布 内存带宽5.3GB/S
 亲生经历,ADSL接入带宽争议
 打破PCI带宽瓶颈——CSA架构横空出世
 QBM内存架构:享受双倍的内存带宽
 威盛:下一代P4芯片组加大DDR内存带宽?
 Rambus:代号黄石,新一代高带宽内存技术
感谢 访问天极网,如果您觉得该文章涉及版权问题,请看这里!