您现在的位置是: 硬件 > 硬件文库 > 内存 > 行业综述 > 正文


-联想QDI,给你免费的大餐
-众望所归,2003聚焦“完美液晶时代”
-擦亮你的眼睛 如何选购纯平显示器
-400=800?AMD 400MHz前端总线挑战Intel
-只用1999元的19寸纯平!

了解“根本” 解读带宽与潜伏期
系统性能的“根本”——解读带宽与潜伏期的关系
2003-05-06· ·姑苏飘雪··天极硬件频道

上一页  1 2 3 4 5 6 7 8 9  下一页


二、现实中的恒定带宽

  在前面峰值带宽的讨论中,系统总线被描绘成一个单向的传送通道。不过,实际主存储器和中央处理器之间的通道是可以进行互向数据传输的。那么它们是怎么工作的?

  在某个时刻,只能进行单向数据传输,当中央处理器发出数据请求的时,它必须先控制总线。一旦它控制了总线,它就可以发送请求并在完成此动作后马上释放控制权。当随机存贮器收到请求时,它着手寻找合适的数据并且为将它传输到中央处理器做准备:随机存贮器先发出控制总线请求,然后将需要的数据传送回到中央处理器。

  现在,我们先假定中央处理器发出控制总线的请求是瞬间得到同意(但现实并不是这样的!),但中央处理器发出的数据请求到达随机存贮器仍需要花费一定的时间。而且随机存贮器也需要一定数量的时间才能满足这个请求和将需要的数据传送到中央处理器。所有花费的时间在系统中被称为读取潜伏期。简而言之,读取潜伏期是处理器在其之间的时间差在前端总线(FSB)上发出数据请求和当请求的数据在FSB上传送回来。这读取潜伏期是不一样的,这取决于在不同的总线把中央处理器与随机存贮器的差异并且随机存贮器对请求作出响应的时间多少。

  在图表中,如果我们将系统的读取潜伏期设为3个总线时钟周期,那意味着中央处理器每发出一次数据请求时它必须等待3个周期的时间才能得到所需要的数据。如果中央处理器发出100次数据请求,那将意味着浪费了300个时钟周期。这样浪费了很多的性能。很显然,如果系统象假设的这样,那么在每4个总线时钟周期中能实际上能被有效利用的仅仅只有一个时钟周期(即1完整的周期+ 3个空闲周期= 每4个周期只有一个有效周期),那么此时,实际系统仅仅只拥有其1/4的峰值带宽。

  在考虑读取潜伏期后,一个系统能完成的最大可能带宽被被叫恒定带宽。

  在上图中,红色标记的时钟周期表示的是一组8字节中唯一的命中,而另外的三个周期就代表读取潜伏。从这幅图片上我们可以比较直观的看出来有效时钟周期只有1/4。因为之前我们计算过频率为100MHz的64bit总线的理论带宽是800 MB/s,那么它的持续带宽就是四分之一,相当于只有200 MB/s。

上一页  1 2 3 4 5 6 7 8 9  下一页

【责任编辑:小雷】
【发表评论】【关闭窗口】
■ 相关内容
 Bandwidth 带宽
 Athlon 64平台细节公布 内存带宽5.3GB/S
 亲生经历,ADSL接入带宽争议
 打破PCI带宽瓶颈——CSA架构横空出世
 QBM内存架构:享受双倍的内存带宽
 威盛:下一代P4芯片组加大DDR内存带宽?
 Rambus:代号黄石,新一代高带宽内存技术
感谢 访问天极网,如果您觉得该文章涉及版权问题,请看这里!