| | 日月光与台积电合作研发0.13微米铜制程
| | 2003-04-20·
·文志磊··天极网硬件频道
| | 日月光半导体宣布与台湾积体电路公司(台积电)成功开发0.13微米铜制程低介电常数(Low-K Dielectric，k=2.9)为介电层材料之焊线封装及覆晶封装技术，并顺利完成台积电0.13微米铜制程低介电常数芯片所采用之高效能焊线封装BGA及覆晶封装FCBGA之认证程序。
高速和低耗电量是决定芯片效能的重要因素，当晶线(chip wires)绝缘介质的介电常数值越低，电子讯号的传递速度则越快，而芯片的耗电量相应越低。因此，运用低介电常数的介电材料取代传统的二氧化硅，不仅能够使电子讯号更快速通过芯片内的互连点，加上以铜材料作互连结具备的低阻抗特性，更能显著提升IC的整体效能。
然而，与传统的二氧化硅比较，低介电常数材料较脆弱且承受应力的能力较低，因此为芯片的封装制程带来很多挑战，而日月光为寻求技术上的突破与精湛，经过研发团队的努力与不断测试，不但达成优良的可靠度，并凭着其严格的品质要求与可靠度之测试方法，成功完成封装尺寸高达37.5毫米×37.5毫米的高效能焊线封装BGA及覆晶封装FCBGA之认证。
日月光先进科技副总经理唐和明表示：「这次与台积电共同研发成功，不但是双方在高阶制程技术上的一大突破，更象征日月光迈入另一个重要的里程碑，因为我们采用先进制程技术成功克服铜制程低介电常数晶圆在封装处理上的困难。藉由覆晶封装技术，铜制程低介电常数芯片的I/O焊垫可以分布在整个芯片表面，提供最佳的电路路径并减少讯号电感效应，进一步强化铜制程低介电常数芯片的效能。」
台积电行销副总经理胡正大表示：「台积电在0.13微米制程科技上始终位居领导地位。透过低介电常数材质的制程，我们将协助客户做到增加芯片效能的同时，并有效降低其耗电量。这次台积电为这个新的制程成功认证日月光的焊线封装和覆晶封装模式，让我们能够为希望藉由低介电常数材质制程来提升芯片的传输速度和耗电量的客户，提供一个从芯片到组件的完整解决方案。」
日月光研发副总李俊哲表示：「台积电在8吋和12吋的铜制程低介电常数晶圆应用上，一直是业界的翘楚。而这项先进的半导体制程将快速进入量产阶段，透过这项制程技术，将更强化的芯片效能、速度和降低芯片的耗电量。此外，日月光一直秉持半导体制造服务的领导厂商，我们不断与客户和合作伙伴积极研发先进制程技术，为新一代芯片提供最佳的封装与测试服务。」
此外，日月光研发团队也正针对台积电的8吋和12吋铜制程低介电常数晶圆开发广泛的封装服务，包括焊线封装和覆晶封装。日月光目前也为其12吋铜制程低介电常数晶圆的凸块技术进行认证工作，以扩大日月光一元化封装测试之服务范畴，并持续建立领先其它竞争对手的高阶封测竞争优势。 | | | | 感谢
访问天极网，如果您觉得该文章涉及版权问题，请看这里！
|
|
