深入Sun的UltraSpace 4微处理机
2001-01-08 19:59:36·
温勇·天极网硬件频道
上一页 1 2 3 下一页
从上述特点介绍中可以看出MAJC架构分成三级体系：处理器集群（cluster），处理器单元和功能单元。先不讨论处理器集群，看看MAJIC和IA-64的微处理机（Sun公司称为处理器单元）如何处理指令级并行ILP。我们都知道MAJC和IA-64是静态调度的多发射VLIW微处理机，那么动态超标量指令调度与静态VLIW指令调度有什么不同呢？
 
动态超标量指令调度与静态VLIW指令调度的区别
动态超标量指令调度是由CPU硬件逻辑进行指令重定序（如Pentinum Ⅲ和PentinumⅣ微处理机），而静态VLIW指令调度是由编译器完成所有指令重定序工作，正如我们介绍的MAJC和IA-64微处理机。极长指令字VLIW是一个128位的指令包（MAJC称为packet，IA-64中称为bundele）,每个指令包含3-4条不相关可并行执行的指令（MAJC是4条，IA-64是3条），通过将指令集中的指令分类，并建立与指令执行功能单元的对应，编译器可静态调度指令（优化代码），使多个功能单元满负荷并行工作。
MAJC与IA-64不同之处在于：
1. IA-64是定长128位的指令包，并行指令不足需插入nop指令，MAJC是可变长指令包（32到128位），无须插入nop（空操作）指令。
2. IA-64可以有任意多个功能单元，每个功能单元基本是专用的（如整数、浮点、SIMD单元），且通用寄存器文件也是各功能单元共用的。
3. MAJC限制设计4个功能单元（认为编译器调度ILP大于4以上很困难），每个功能单元是数据类型无关的，任意功能单元可操作任意数据类型，即实际运行中可以同时使用所有功能单元。每个功能单元同时是自包含的，它有自己的局部寄存器，局部控制（指令/译码逻辑），局部状态信息和局部连线，是非共享的。可以说，MAJC的每个功能单元可视做具有DSP（数字信号处理器）功能的RISC处理器。
上一页 1 2 3 下一页 |
.